Silício Livre de COP | Pastilhas de Silício de Alta Qualidade da PWG

Defeitos no COP explicam as pequenas lacunas que impactam o desempenho dos grandes chips

Como fornecedor profissional de pastilhas de silício, a PWG domina o controle de defeitos de Partículas Originadas por Cristal (COP), garantindo a integridade e o rendimento dos cristais para seus dispositivos ULSI

Compartilhe


Na busca incansável pela Lei de Moore, a indústria de semicondutores impõe exigências cada vez maiores sobre a qualidade do material de partida — a pastilha de silício. Para os fabricantes de dispositivos de Integração em Ultra-Grande Escala (ULSI), minimizar defeitos é fundamental para alcançar altos rendimentos e confiabilidade do dispositivo. Entre as várias imperfeições cristalinas, as Partículas Originadas por Cristal (defeitos COP) destacam-se como um desafio crítico que distingue uma pastilha padrão de uma de alto desempenho.

1. O que são defeitos de COP e por que eles são importantes?

Defeitos COP são defeitos de vazios em escala nanométrica — especificamente, vacâncias em formato octaédrico — que se formam dentro de um cristal de silício durante o processo de crescimento de Czochralski (CZ). Eles não são contaminantes superficiais; na verdade, são uma característica cristalográfica inerente embutida na maior parte do material.

Esses vazios normalmente têm entre 100 e 200 nm de tamanho e tornam-se visíveis na superfície da pastilha como fossos de gravação após processos específicos de limpeza, como a solução Standard Clean 1 (SC-1).

Um insight crucial da indústria é que esses defeitos foram historicamente identificados erroneamente. Devido à sua morfologia, eles foram inicialmente detectados como LPDs (Defeitos Pontuais) por contadores de partículas e por muito tempo foram confundidos com contaminantes superficiais introduzidos durante o processamento de wafers. Somente em 1990 pesquisas revelaram sua verdadeira origem: são defeitos cristalográficos formados durante o crescimento cristalino, levando à sua classificação como COPs.

Fig. 1 Schematic diagram of COP defects: (a) Octahedral voids enclosed by (111) surface in the bulk; (b), (c), (d) (100) surface truncated COP
Fig. 1 Diagrama esquemático dos defeitos COP: (a) vazios octaédricos cercados por (111) superfície no volume; (b), (c), (d) (100) COP truncado superficialmente

2. Por que a limpeza padrão não elimina COPs?

Uma característica crítica dos defeitos de COP é que eles não são removidos pelos processos padrão de limpeza de pastilhas. Na verdade, como mostrado em inúmeros estudos, ciclos repetidos de limpeza do SC-1 podem, na verdade, aumentar a densidade de COP observada. Isso ocorre porque: COPs de superfície existentes não são dissolvidos; O agente de gravação penetra e alarga micro-vazios subsuperficiais, fazendo com que novos COPs surjam na superfície.

Esse fenômeno ressalta o fato de que o controle do COP deve ser alcançado durante a fase de crescimento cristalino, e não por meio do processamento subsequente da pastilha. É uma questão fundamental de qualidade do material.

3. Como Projetamos Cristais de Silício de Baixo COP desde o Início?

Por mais de 30 anos, a comunidade de ciência dos materiais semicondutores tem aproveitado as pesquisas fundamentais de Voronkov, Falster e outros para entender e, em última instância, controlar a formação desses defeitos. A chave está na razão entre a taxa de puxão do cristal (V) e o gradiente axial de temperatura na interface sólido-líquido (G).

De acordo com o modelo de Voronkov, o tipo e a densidade dos defeitos pontuais incorporados no cristal em crescimento são determinados pela razão V/G:

Alto V/G (Rico em Vacancy): Promove a aglomeração de vagas, levando à formação de vazios COP.

V/G Baixo (Rico em Intersticial): Leva à formação de defeitos do tipo intersticial.

Fig. 2 A schematic diagram showing the relationship between the V/G ratio, crystal growth rate, and the resulting defect regions (Vacancy-rich vs. Interstitial-rich)
Fig. 2 Um diagrama esquemático mostrando a relação entre a razão V/G, a taxa de crescimento cristalino e as regiões de defeito resultantes (ricas em vacância vs. ricas em intersticiais)

4. Comprovado: Tecnologia de Campo Magnético Reduz Drasticamente a Densidade de COP

Avanços recentes, conforme detalhado em estudos sobre crescimento de CZ de 12 polegadas (300mm), destacam o papel crítico dos campos magnéticos transversais. Ao aplicar um campo magnético poderoso (por exemplo, 3000Gs), a convecção turbulenta do fundido pode ser efetivamente amortecida. Isso resulta em:

Um Fluxo de Fusão Mais Estável: Suprime flutuações de temperatura e garante um regime de fluxo estável próximo à interface de crescimento cristalino.

Homogeneidade de Temperatura Aprimorada: Cria uma distribuição de temperatura mais uniforme dentro do silício derretido.

Um Gradiente de Temperatura (G) Mais Uniforme: Como demonstrado nas simulações de processo, uma intensidade de campo magnético maior leva a um gradiente radial de temperatura (G/Gc) significativamente mais estável e uniforme ao longo da interface sólido-líquido.

Fig. 3 The radial temperature gradient (G/Gc) is significantly more uniform across the wafer diameter when a 3000Gs transverse magnetic field is applied during 2000mm crystal growth, compared to a weaker 500Gs field.
Fig. 3 O gradiente radial de temperatura (G/Gc) é significativamente mais uniforme ao longo do diâmetro da pastilha quando um campo magnético transversal de 3000Gs é aplicado durante o crescimento cristalino de 2000mm, em comparação com um campo mais fraco de 500Gs.

4. Caminhos de Eliminação da COP

Os caminhos tecnológicos mais comuns para eliminar as COPs nos últimos anos incluem:

(1) Gerar cristais únicos de silício dopados com nitrogênio;

(2) O recozimento por hidrogênio ou argônio elimina defeitos superficiais de COP;

(3) Ajustar o gradiente longitudinal de temperatura do campo térmico para reduzir a densidade e o tamanho dos defeitos COP.

5. Nossa Solução: Entrega de Pastilhas de Silício de Baixo Defeito

Como fornecedora profissional de pastilhas de silício, a PWG fornece pastilhas de silício sem COP, detalhes da pastilha conforme segue:

Parâmetros Especificação
Diâmetro 300mm (12 polegadas)
Orientação (100), (110), (111)
Método de Crescimento CZ
Condutividade Tipo P, tipo N
Resistividade Típico 1 – 100Ω·cm
Acabamento de Superfície DSP, SSP
Chanfrar Está em conformidade com os padrões SEMI
Embalado Caixa multi wafer

Entre em contato com nossa equipe de vendas agora para discutir suas necessidades e solicitar um orçamento. Vamos trabalhar juntos para construir o futuro da eletrônica.

Referências

1. SHIMIZU, H., & INOUE, T. (2017). Resumo do Controle de Defeitos Cristalinos no Silício. J. Coll. Eng. Nihon Univ, 59(1).

2. WANG, Z., ZHANG, Y., LIU, T., NI, H., RUI, Y., MA, C., WANG, L., CAO, Q., & YANG, S. (2025). Efeito da intensidade do campo magnético na uniformidade dos defeitos COP em silício monocristalino de 12 polegadas Cz. Journal of Synthetic Crystals, 54(12), 2101–2111.

Discuta um requisito de substrato com nossa equipe

A Power Wafertech fornece silício sem COP e outras pastilhas semicondutoras avançadas, adaptadas às especificações do seu dispositivo. Entre em contato para explorar soluções para crescimento de cristais e substratos para seu próximo projeto.

Entre em contato com nossa equipe
FAQ do Artigo

Questões frequentemente levantadas durante a revisão da especificação

Comece com material, diâmetro, orientação, espessura, requisitos elétricos, condição da superfície e a aplicação ou etapa do processo pretendida.
Requisitos personalizados podem ser revisados com base na disponibilidade de material, escopo de processamento, requisitos de teste e volume do programa.
Concorde com a especificação da amostra, método de inspeção, processo posterior e critérios de aceitação antes de comparar os resultados.
A documentação disponível deve ser confirmada por produto e pedido, incluindo registros de inspeção ou lote aplicáveis.

Precisa de ajuda para traduzir uma aplicação em uma especificação de wafer?

Envie seus requisitos para revisão técnica e orçamento.

Entre em contato conosco
E-mailvictorchan@powerwafertech.com Telefone+86-592-5633652